Лекции по Синтезу цифрового коммутационного модуля   

4. Синтез цифрового модуля временной коммутации каналов

4.3.4. Выбор способа ввода/вывода информации в память МВК

Информация, передаваемая по цифровым каналам, поступает на МВК в виде цифрового потока, при этом запись ее в память в общем случае можно осуществлять по мере поступления, если имеются соответствующие ресурсы о необходимым быстродействием. Однако, учитывая жесткие временные ограничения на работу МВК и возможности имеющейся элементной базы, чаще всего осуществляют переход из последовательной формы передачи информации в параллельную на входе МВК и обратное преобразование на выходе. Для реализации этого преобразования обычно используют сдвигающие регистры. Поскольку для накопления в регистре всей информации, поступающей в течение цикла в данном канале ki, затрачивается весь интервал времени ti, то, очевидно, считывание информации из регистра для последующей записи в ОЗУ МВК возможно только в следующий интервал времени tj. Таким образом, последовательно-параллельное преобразование влечет за собой потерю времени передачи, т.е. задержку информации. Для ее компенсации обычно используют пару сдвигающих регистров и организуют их работу так, что пока идет запись и накопление информации в один, из другого идет в это время считывание.

Переход к использованию в цифровых системах коммутации БИС памяти со структурой Nх1 привел к новым подходам к синтезу МВК, в том числе в части способа ввода-вывода информации в память. На рис. 11 приведена функциональная схема МВК на ОЗУ с однобитовыми ячейками, запись информации в которое осуществляется последовательно бит за битом по мере поступления цифрового потока                    передачи на вход МВК. При таком подходе необходт     послетовательно-параллельном преобразовании сигналов, передаваемых по цифровым каналам, отпадает. Управляющий сигпал 3/С (по существу синхронизироваяная тактовая последовательность) открывает процесс записи информации из входящего цифрового информациовного тракта во входной регистр RGA. Под действием сигнала З/С происходит запись информационного бита кодовой комбинации i-го канала входящего тракта в RGA. Одновременно под действием этого же сигнала 3/С при условии поступления адресного сигнала Aу из периферийного управляющего устройства происходит считывание информации из ОЗУ и запись информационного бита кодовой комбинации j-го канала в RGВ. При изменении значения сигнала 3/С и при условии поступления адресного сигнала Ао из счетчика адресов в ОЗУ под действием инверсированного сигнала З/С происходит перезапись того же бита из RGA в ячейку памяти ОЗУ. Затем вновь при


изменении значения сигнала З/С происходит запись следующего бита кодовой комбинации i-го  в RGA и перезапись из  ОЗУ в RGA следующего бита j -го канала. Процесс коммутации продолжается аналогично для всех каналов тракта передачи. Очевидно, при таком построении МВК и последовательном способе ввода информации частота переключения сигнала З/С должна быть по крайней мере в 2 раза больше скорости следования информационных бит  тракте передачи: fЗ/С≥2/τбит. Для примера, если цифровой тракт образован на базе системы передачи ИКМ-120 с общим числом каналов C1 = 128, то имеем (в упрощенном варианте):

Тц=125 мкс,

tкан=  == 0,98 = 980 нс

 τбит = ==125 нс

== 16,39 МГц

fЗ/С≥16,39 МГц

          Таким образом, последовательный способ ввода информации при использовании ОЗУ с однобитовыми ячейками позволяет обеспечить минимальную задержку информации и требует минимального объема памяти. Однако реализация МВК по такой схеме, как можно ожидать, окажется достаточно сложной, при этом временной режим МВК становится более жестким, поскольку требуемая скорость работы ОЗУ должна превышать скорость цифрового потока по крайней мере в 2 раза. Это существенно увеличивает требования по быстродействию к используемой элементной базе.



*****
Новосибирск © 2009-2017 Банк лекций siblec.ru
Лекции для преподавателей и студентов. Формальные, технические, естественные, общественные, гуманитарные, и другие науки.