2.1. Элементы структуры мультиплексирования

2.2. Алгоритм мультиплексирования

2.3. Применение сцепок

2.4. Основные принципы мультиплексирования потоков PDH

2.4.1. Основные принципы преобразования потоков E1 в STM-1

2.4.2. Основные принципы преобразования потоков E3 в STM-1

2.4.3. Основные принципы преобразования потоков E4 в STM-1

2.5. Структура цикла STM

2.5.1. Структура цикла STM-1

2.5.2. Структура цикла STM-N

Использование синхронной иерархии ни в коей мере не предполагает исчезновение иерархических плезиохронных уровней, напротив, аппаратура SDH должна обеспечивать объединение и передачу сигналов PDH. По этой причине была разработана и рекомендована комитетом ITU-T достаточно сложная структура мультиплексирования SDH, которая позволяет преобразовать любой поток любой PDH в поток STM. Кроме того, структура мультиплексирования SDH позволяет выделять потоки PDH в любом промежуточном пункте без процедур пошагового мультиплексирования/ демультиплексирования.

2.1. Элементы структуры мультиплексирования

Информация, поступающая в сеть, согласовывается со структурами, с помощью которых поддерживаются соединения. В SDH эти структуры образуются в сетевых слоях секций и трактов и транспортируют различные цифровые потоки. В функции этих структур входит также компенсация возможных изменений скорости и фаз транспортируемых по сети SDH цифровых потоков

Рекомендации G.708 и G.709 предусматривают использование следующих элементов:

  1. C-n – Контейнер (Container)
  2. VC-n – Виртуальный контейнер
  3. TU-n – Транспортный блок (Tributary Unit)
  4. TUG-n – Группа транспортных блоков (Tributary Unit Group)
  5. AU-n – Административный блок (Administrative Unit)
  6. AUG – Группа административных блоков (Administrative Unit Group)
  7. STM-N – Синхронный транспортный модуль

Рассмотрим структуру и назначение данных элементов.

1. C-n – информационная структура, являющаяся базовым элементом сигнала STM, представляет собой группу байтов, выделенных для переноса сигналов со скоростями по рекомендации G.702. Другими словами, это то, что мы имеем на входе в SDH-мультиплексор. Контейнер представляет собой информационную структуру, которая стандартизирует емкости каналов передачи для существующих PDH сигналов, ячеек ATM и других возможных сигналов и кадров. Данная информационная структура, формирует синхронную с сетью информационную нагрузку для виртуального контейнера. Кроме информационных битов, контейнер содержит биты выравнивания (justification bits) для синхронизации сигнала PDH по частоте тактового сигнала SDH (согласование скоростей), а также другие стаффинг-биты.

В таблице 2.1 приведено соответствие между скоростями потока PDH и аббревиатурой соответствующего контейнера.

Таблица 2.1. Контейнеры, используемые для передачи сигналов PDH

уровень иерархии контейнер сигнал PDH, Мбит/с
1 С-11 С-12 1,544 2,048
2 С-2 6,312
3 С-3 34,368 и 44,736
4 С-4 139,264

Контейнеры обозначают буквой C, за которой следует одна или две цифры. Первая цифра идентифицирует иерархический уровень плезиохронного потока, вторая указывает на иерархичность плезиохронного уровня, который среди двух стандартов (американского и европейского) обладает более высокой скоростью цифрового потока.

В частности, при обозначении контейнеров для передачи сигналов PDH первого уровня иерархии, контейнер, предназначенный для передачи сигналов более низкой скорости (1,544 Мбит/с) обозначают C-11, а более высокой скорости (2,048 Мбит/с) – C-12.

В таблице 2.1 не приведен сигнал европейской PDH со скоростью 8,448 Мбит/с. Так как в настоящее время контейнер C-2 предназначен для транспортировки не сигналов PDH, а сигналов с неиерархическими скоростями (например, ячеек АТМ). Поэтому прямой ввод в аппаратуру SDH сигнала PDH 8,448 Мбит/с не применяется.

2. VC-n – информационная структура, состоящая из информационной посылки – полезной информации (payload) и дополнительных байтов маршрута – трактового заголовка (Path Overhead, POH). POH вводится для управления маршрутом VC и выполнения функций OAM. С помощью POH компенсируют колебания фазы и отклонения тактовой частоты вводимых VC-n, относительно STM-N или VC-n высшего порядка и указывают начало их циклов. Позиции указателей в VC-n являются строго фиксированы. Таким образом, всегда известно начало цикла информационной нагрузки, что обеспечивает ввод/вывод VC-n без переформирования многоканального сигнала, то есть обеспечивается прямое мультиплексирование сигналов в линейный тракт.

При помощи VC-n стандартные потоки PDH и другие сигналы транспортируются по сети SDH. Данная информационная структура используется для организаций соединений на уровне трактов сетевой модели SDH. VC-n является маршрутизируемым блоком данных транспортной сети.

Контейнеры обозначают - VC, за которой следует одна или две цифры, соответствующие контейнеру C-n, который может быть введен в данный VC-n. При этом номер отображает скоростной режим компонентных данных.

VC-n служат в качестве сетевых трактов SDH. В зависимости от вида тракта VC имеет период повторения 125 мкс или 500 мкс. Именно VC-n передаются по линейным трактам и переключаются в сетевых узлах. Сетевая обработка (ввод/вывод, оперативные переключения) VC-n выполняется независимо от вида их нагрузки. В пункте назначения сигналы нагрузки "выгружаются" из контейнеров в исходном виде.

В зависимости от объема цифровой информации в потоках PDH разработаны соответствующие типы VC, которые разделяют LOVC и HOVC.

При этом VC-11, VC-12 и VC-2 являются виртуальными контейнерами низкого порядка, VC-4 – высокого порядка, а VC-3 является виртуальным контейнером низкого порядка, если формируется из C-3 и высокого порядка, если формируется из виртуальных контейнеров низкого порядка (например, из VC-12).

Виртуальные контейнеры низкого порядка формируются из контейнеров С-n и POH. В виртуальные контейнеры высокого порядка вместо С-n может входить TUG-n.

В таблице 2.2 приведены предельные скорости сигналов Vm, которые можно передавать по VC. Величину Vm также называют емкостью VC.

Таблица 2.2. Предельные скорости сигналов, передаваемых по VC-n

VC-n VC-11 VC-12 VC-2 VC-3 VC-4
Vm, Мбит/с 1600 2176 6784 48384 149760

3. TU-n – информационная структура, обеспечивающая согласование между уровнем трактов нижнего порядка и уровнем трактов высшего порядка. В разных изданиях транспортный блок также называют субблоком, трибутарным или компонентным блоком. TU-n, где n варьируется от 1 до 3, состоит из информационной нагрузки – VC низшего порядка и указателя TU (Pointer, TU PTR).

Процедура формирования TU предусмотрена для дальнейшего объединения (мультиплексирования) одинаковых и различных VC, в которые данные помещаются, начиная с некоторой адресуемой позицией (номера байта), записываемый в PTR, который показывает смещение между началом цикла LOVC и началом цикла HOVC. Это обусловлено необходимостью последующего побайтного мультиплексирования. Таким образом, разнородная нагрузка, помещаемая в VC-n, которые между собой не обязательно согласованы во времени (по фазе), преобразуется в стандартные мультиплексируемые блоки данных. Функцией транспортного блока является подготовка к объединению однородных VC-n в группы.

4. TUG-n – информационная структура, состоящая из одного или нескольких TU-n, занимающих фиксированные позиции в нагрузке VC-n высокого порядка. TUG-n, где n=2 или n=3, является группой идентичных TU-n или TUG-n, позволяющая осуществлять смешение полезной нагрузки для увеличения гибкости транспортной сети. TUG-2 состоит из однородной совокупности TU-11, TU-12 или TU-2, TUG-3 состоит из однородной совокупности TUG-2 или TU-3. При помощи TUG объединяются однородные потоки, находящиеся в TU низкого иерархического уровня в одну группу. Мультиплексирование цифровых потоков осуществляется побайтно.

5. AU-n – информационная структура, состоящая из виртуального контейнера высокого порядка и указателя AU (AU PTR), который занимает фиксированное место в цикле STM-N и показывает смещение кадра VC относительно начала кадра STM-N. AU-n обеспечивает адаптацию между информационной посылкой (VC высокого порядка) и STM-N. Используется для дальнейшего укрупнения блоков данных и передачи (транспортировки) их по физической среде. AU обеспечивает сопряжение уровня трактов высшего порядка и уровня секции мультиплексирования на сетевой модели SDH.

Определены два вида административных блоков: AU-4, состоящий из VC-4 и AU PTR, и AU-3, состоящий из VC-3 и AU PTR.

6. AUG – информационная структура, состоящая из однородной совокупности AU-4 или трех AU-3, занимающая фиксированное положение в нагрузке STM. Три AU-3 объединяются в AUG мультиплексированием с чередованием байтов (byte interleaved multiplexing), а AU-4 "преобразуется" в AUG без изменений. В результате формируется единый стандартный блок для дальнейшего преобразования в STM-N.

7. STM-N – информационная структура, состоящая из информационной нагрузки и секционного заголовка, объединенных в блочную цикловую структуру с периодом повторения 125 мкс. Данная информация соответственно подготовлена для последовательной передачи со скоростью, синхронизированной с сетью.

STM-N содержит n групп AUG и секционный заголовок (Section Overhead, SOH), с информацией касающейся кадрирования, обслуживания и работы (цифровой синхросигнал, байты оценки вероятности ошибки, каналы для передачи сигналов управления, идентификатор STM, служебные каналы со скоростью передачи 64 кбит/с). SOH состоит из RSOH (Regenerator SOH), формирующегося в регенерационной секции и MSOH (Multiplexer SOH) формирующегося в мультиплексорной секции.

На рисунке 2.1 показано размещение вышерассмотренных элементов структуры мультиплексирования на сетевой модели SDH.

Уровень каналов E1, E3, E4, DS1, DS2, DS3
Отображение данных в контейнеры C11, C12, C2, C3, C4
Уровень трактов Низшего порядка VC-11, VC-12, VC-2, VC-3
Формирование TU-N, TUG-N
Высшего порядка VC-3, VC-4
Формирование AU-3, AU-4, AUG
Уровень среды передачи Секции Мультиплексорная Формирование и анализ заголовка MSOH
Регенерационная Формирование и анализ заголовка RSOH
Физическая среда Передача STM-N

Рисунок 2.1. Место элементов структуры мультиплексирования на сетевой модели SDH

Выводы по подразделу

Согласование информации, поступающей в сеть SDH, производится с помощью информационных структур (C-n, VC-n, TU-n, TUG-n, AU-n, AUG, STM-N), также называемыми элементами структуры мультиплексирования. Каждый элемент имеет свою структуру образования, выполняет свои функции и занимает свое место на сетевой модели SDH. При этом процедуры мультиплексирования элементов в технологии SDH являются синхронными и побайтовыми.

2.2. Алгоритм мультиплексирования

Алгоритм объединения информационных элементов или структура мультиплексирования, согласно рекомендации G.907, приведена на рисунке 2.2. Данная схема является обобщенной, с ее помощью можно объединять сигналы всех существующих иерархий PDH, ячейки ATM и другие сигналы, помещая их в VC, имеющих скорости передачи, приведенные в таблице 2.2.

Рисунок 2.2. Обобщенный алгоритм мультиплексирования SDH

Рисунок 2.2. Обобщенный алгоритм мультиплексирования SDH

На данном алгоритме в структурах AU и TU производится обработка указателей (pointer processing). Кроме того, выполняются следующие процессы:

SDH - размещение (SDH Mapping). Процедура согласования сигналов нагрузки к виртуальным контейнерам в границах сети SDH. С помощью этой процедуры цифровые потоки согласуются с VC. В SDH используют синхронное и асинхронное размещение.

SDH - мультиплексирование (SDH Multiplexing). Процедура согласования нескольких сигналов уровня трактов низкого порядка к тракту высокого порядка или нескольких сигналов уровня трактов высокого порядка к мультиплексорной секции. Цифры над стрелкой обозначают число объединяемых потоков.

SDH - выравнивание (SDH Aligning). Процедура, посредством которой в транспортный или административный блок вводится информация о величине отступе начала цикла нагрузки от начала цикла обслуживающего сетевого уровня. Процедура позволяет динамично компенсировать изменения скорости и фазы нагрузки TU или AU.

Данный алгоритм позволяет формировать поток STM любого уровня без промежуточного мультиплексирования в потоки STM-1. Так, например, можно получить STM-4 и STM-16 непосредственно из компонентных потоков E1, E3, E4 в любых комбинациях.

Также в структуре алгоритма присутствует STM-0, который содержит 21 поток E1, что значительно расширяет возможности использования технологии SDH в сетях доступа, так как возможно создание дешёвых одноплатных мультиплексоров.

Рассматриваемый алгоритм допускает неоднозначность формирования STM-N из различных компонентных сигналов, поэтому рекомендация G.7О8 устанавливает следующие правила сетевых соединений:

- при объединениях AUG, одна из которых составлена на основе AU-4, а другая – на основе AU-3, предпочтение отдается первой группе. AUG основанная на AU-3, должна демультиплексироваться до уровня VC-3 или TUG-2 (в зависимости от вида нагрузки) и вновь собираться в AUG по пути TUG-3→VC-4→AU-4;

- при объединениях VC-11, для транспортирования которых можно использовать как TU-11, так и TU-12, предпочтение отдается TU-11. При этом VC-11 может транспортироваться в TU-12 с преобразованием VC-11→VC-12.

Выводы по подразделу

В SDH объединение потоков происходит согласно, утвержденной ITU-T, структуре мультиплексирования, приведенной на рисунке 3.2. Компонентный сигнал, поступающий на данную структуру, вводится в контейнер и далее при помощи операций размещения, мультиплексирования и выравнивания преобразуется в агрегатный модуль STM.

Рассмотренная структура мультиплексирования SDH позволяет:

  • объединять сигналы всех существующих иерархий PDH, ячейки ATM, а также другие сигналы и кадры;
  • осуществлять ввод/вывод компонентных потоков на уровне трактов без процедуры пошагового мультиплексирования на любой промежуточной станции
  • формировать STM-N без промежуточного мультиплексирования в STM-1;
  • формировать STM-0, содержащий 21·E1.

2.3. Применение сцепок

Кроме сигналов PDH существует необходимость передавать другие сигналы, скорость которых плохо согласуется со скоростями VC, приведенными в таблице 2.2. Такие сигналы передают в специальных структурах, называемыми сцепками (concatenation).

Под сцепкой понимают процедуру объединения нескольких VC, в результате которой их совокупная емкость может быть использована как один контейнер, в котором обеспечивается целостность последовательности бит. Имеется два вида сцепок – смежные (contiguous) и виртуальные (virtual). Сцепки обоих видов образуют тракт с пропускной способностью, в X раз большей, чем скорость у одиночного контейнера C, но различаются процессами передачи между точками окончания тракта. Сцепки имеют следующее обозначение: VC-n-Xs, где

VC-n – объединяемый VC уровня n;

X – коэффициент сцепки (число объединяемых VC);

s – вид сцепки (c – смежная, v – виртуальная).

Емкость сцепки (скорость передачи информационной нагрузки) определяется по формуле 2.1

, (2.1)

где – емкость объединяемых VC

При смежной сцепке тракт с требуемой пропускной способностью создается по всей трассе, в каждом сетевом элементе. Смежные сцепки определены для виртуальных контейнеров VC-4 и VC-2. Нагрузка размещается в X соседних блоках AU-4 (для VC-4) или TU-2 (для VC-2). Указатель PTR первого из объединенных блоков обозначает начало сцепки, а указатели остальных блоков сообщают о принадлежности данных блоков к сцепке. Трактовый заголовок POH первого блока обслуживает всю сцепку.

В сцепках VC-4-Xc значение X=N, где N=4,16,64,256, что соответствует уровням иерархии STM. Емкость смежных сцепок исходя из формулы 2.1 может быть от VS=149760·4=599040 кбит/с при X=4 до VS=149760·64=438338560 кбит/с при X=256.

В сцепках VC-2-Xc значение X=27, à емкость, соответственно, изменяется от VS=6784·2=13568 кбит/с при X=2 до VS=6784·7=47448 кбит/с при X=7. Функцией таких сцепок является заполнение "бреши" между VC-2 и VC-3 ступенями по 6784 кбит/с.

При виртуальной сцепке нагрузка разделяется и передается по отдельным VC. Затем она вновь объединяется в конечном пункте. Таким образом, функции сцепки нужны только в окончаниях тракта. Виртуальные сцепки определены для всех VC-n. Каждый из X виртуальных контейнеров, в которых размещается нагрузка сцепки, имеет стандартный POH. Поскольку время передачи по сети отдельных VC-n может различаться, при восстановлении сигнала на конце тракта необходимо компенсировать разности задержек контейнеров и расставить их по местам в сцепке.

Емкость виртуальных сцепок VC-4-Xv и VC-3-Xv равна 149760·X кбит/с и 48384·X кбит/с соответственно, где X=2256.

Емкость виртуальных сцепок VC-2-Xv, VC-12-Xv и VC-11-Xv равна 6784·X; 2176·X; 1600·X кбит/с соответственно, где X=264.

Выводы по подразделу

Сигналы, скорость которых плохо согласуется со скоростями VC, можно передавать при помощи сцепок. Под сцепкой понимают процедуру объединения нескольких VC, в результате которой их совокупная емкость может быть использована как один контейнер, в котором обеспечивается целостность последовательности бит. Сцепки образуют тракт с пропускной способностью, в X раз большей, чем скорость у одиночного контейнера C

Существует два вида сцепок – смежные и виртуальные. При смежной сцепке тракт с требуемой пропускной способностью создается по всей трассе, в каждом сетевом элементе. При виртуальной сцепке нагрузка разделяется и передается по отдельным VC и затем объединяется в конечном пункте.

2.4. Основные принципы мультиплексирования потоков PDH

2.4.1. Основные принципы преобразования потоков E1 в STM-1

На рисунке 2.3 приведена цепочка преобразований потока E1 в STM-1

Рисунок 2.3. Цепочка преобразований потока E1 в STM-1

Рисунок 2.3. Цепочка преобразований потока E1 в STM-1

Поток E1 имеет скорость передачи 2048 кбит/с и состоит из 32 байт, из которых 30 байт несут информационную нагрузку. Контейнер C-12 получается путем добавления к потоку E1 - 2 байт, 1 байт в начало и 1 байт в конец цикла, которые выполняют функции согласования скоростей. При этом период следования импульсов не изменяется: T=125 мкс. Скорость передачи любого цифрового можно определить по формуле 2.2.

, (2.2)

где m=8 – число бит в 1 байте;

N – число байт передаваемого цифрового сигнала;

T – период следования цифрового сигнала.

Для сигналов, имеющих T=125 мкс формула 3.2 примет вид:

, кбит/с (2.3)

Отсюда скорость передачи цикла С-12 будет равна:

кбит/с

На рисунке 2.4 рассмотрено получение контейнера С-12 из потока E1

Рисунок 2.4. Упрощенная структурная схема образования С-12 из E1

Рисунок 2.4. Упрощенная структурная схема образования С-12 из E1

ЗУ – запоминающее устройство, представляет собой буферную память, в которой производится изменение частоты передаваемого сигнала с частоты записи (fЗ) на частоту считывания fСЧ.

– устройство объединения, в котором происходит ввод в сигнал дополнительных байтов;

C – байт, состоящих из битов выполняющих цифровое выравнивание (согласования скоростей);

* – байт, состоящий из балластных битов.

В SDH изображение циклов принято в виде таблиц (матриц), состоящих из n строк и m столбцов, передаваемых за период цикла T. Большинство таких таблиц содержит по 9 строк. Каждый элемент таблицы представляет собой 1 байт (8 бит). Порядок передачи байтов слева направо, а затем сверху вниз, как при чтении страницы. Первый байт цикла расположен в левом верхнем углу таблицы, последний в правом нижнем. Наиболее значащий бит байта передается первым. Контейнер С-12 представленной в виде такой матрицы, показан на рисунке 2.5. В дальнейшем все рассмотренные структуры также будем представлять в виде таких матриц.

Рисунок 2.5. Контейнер С-12 в матричной форме

Рисунок 2.5. Контейнер С-12 в матричной форме

Структура VC-12 формируется путем добавления к С-12 байта трактового заголовка – POH. При этом период VC-12: T=125 мкс, а скорость передачи: кбит/с. Формирование VC-12 из C-12 показано на рисунке 2.6.

Рисунок 2.6. Упрощенная структурная схема образования VС-12 из С-12

Рисунок 2.6. Упрощенная структурная схема образования VС-12 из С-12

Рекомендации ITU-T предполагают два варианта размещения потока E1 в контейнере VС-12: асинхронное и синхронное размещение. Асинхронное размещение используется при работе синхронных участков в плезиохронном окружении. Синхронное размещение целесообразно при создании полностью синхронных зон. При синхронном размещении потока E1 используют – байт-синхронное вложение (в ранних рекомендациях ITU-T также было стандартизировано бит-синхронное вложение, однако позже оно было исключено).

При асинхронном режиме размещения потока E1 в VC-12 используется сверхцикл (мультикадр), состоящий из четырех физических циклов, приведенный в виде матрицы на рисунке 2.7, Период сверхцикла: T=4·125=500 мкс. Сверхцикл содержит 140 байт, скорость передачи сверхцикла

кбит/с.

Рисунок 2.7. Сверхцикл VС-12

Рисунок 2.7. Сверхцикл VС-12

При образовании сверхцикла при асинхронном размещении используется двухстороннее (положительное и отрицательное) цифровое выравнивание, которое предназначено для синхронизации сигнала PDH в соответствии с тактовой частотой сигналов SDH. Целью выравнивания заключается в компенсации разности частот в пределах сети SDH.

При организации TU-12 в сверхцикл вводятся еще 4 байта, принадлежащие TU PTR. В результате матрица, приведенная на рисунок 2.7 является "заполненной" и представляет структуру 16·9 байт, период следования, которых T=500 мкс, а кбит/с.

При байт-синхронном размещении цифровое выравнивание не требуется и понятие сверхцикла не применяется; при формировании TU-12 вместо PTR, добавляется балластный байт.

На рисунке 2.8 приведено формирование цикла TU-12 из VC-12, состоящего из 36 байт, имеющего T=125 мкс и B=2304 кбит/с.

Рисунок 2.8. Упрощенная структурная схема образования

Рисунок 2.8. Упрощенная структурная схема образования TU-12 из VС-12

Три TU-12 побайтно мультиплексируются в TUG-2, данный процесс приведен на рис. 2.9, занимая фиксированные места во всех 12 (4·3) колонках цикла последнего

TUG-2 состоит из 36·3=108 (12·9) байт, имеет T=125 мкс и кбит/с. Образованный TUG-2 содержит 3 потока E1.

Рисунок 2.9. Упрощенная структурная схема образования TUG-2 из TU-12

Рисунок 2.9. Упрощенная структурная схема образования TUG-2 из TU-12

Семь TUG-2 побайтно мультиплексируются в TUG-3, данный процесс приведен на рисунке 2.10, занимая фиксированные места в 84 (12·7) из 86 колонках цикла TUG-3.

Поскольку расположение нагрузки TUG-3 известно, то TU PTR в блоке TUG-3 заменяется на нуль-указатель (Null Pointer Indication, NPI), который указывает, что данный TUG содержит не VC-3, а группы TUG-2. Остальные байты первого столбца и весь второй столбец цикла TUG-3 заполняются фиксированным балластом. Блок TUG-3 содержит 108·7+2·9=774 (86·9) байта, имеет T=125 мкс и кбит/с. Образованный TUG-3 содержит 21 потока E1.

Рисунок 2.10. Упрощенная структурная схема образования TUG-3 из TUG-2

Рисунок 2.10. Упрощенная структурная схема образования TUG-3 из TUG-2

Три TUG-3 побайтно мультиплексируются в VC-4, данный процесс приведен на рисунке 2.11, занимая фиксированные места в 258 (86·3) из 261 столбцах цикла VC-4. Два предыдущих столбца VC-4 занимает фиксированный балласт, а самый первый – байты трактового заголовка POH. Блок VC-4 содержит 774·3+3·9=2349 (261·9) байт, имеет T=125 мкс и кбит/с. Образованный VC-4 содержит 63 потока E1.

Рисунок 2.11. Упрощенная структурная схема образования VC-4 из TUG-3

Рисунок 2.11. Упрощенная структурная схема образования VC-4 из TUG-3

VC-4 преобразуется в AU-4, данный процесс приведен на рисунке 2.12, путем добавления 9 байтов четвертой строки – AU PTR. Блок AU-4 содержит 2349+9=2358 байт, имеет T=125 мкс и кбит/с.

Рисунок 2.12. Упрощенная структурная схема образования AU-4 из VС-4

Рисунок 2.12. Упрощенная структурная схема образования AU-4 из VС-4

В данном примере AU-4 совпадает с AUG.

AUG преобразуется в STM-1, данный процесс приведен на рисунке 2.13, путем добавлением байт SOH (RSOH → 27 байт и MSOH → 45 байт). Блок STM-1 содержит 2358+27+45=2430 (270·9) байт, имеет T=125 мкс и кбит/с. Образованный STM-1 содержит 63 потока E1.

Рисунок 3.13. Упрощенная структурная схема образования STM-1 из AUG

Рисунок 3.13. Упрощенная структурная схема образования STM-1 из AUG

2.4.2. Основные принципы преобразования потоков E3 в STM-1

Поток E3 состоит из 16 потоков E1, имеет скорость передачи 34368 кбит/с и состоит из 537 байт. Контейнер C-3 содержит 756 (матрица 84·9) байт. В C-3 к введенному потоку E3 добавляется 219 байт, состоящих из битов согласования скоростей и большей частью из балластных битов, данный процесс приведен на рисунке 2.14. При этом обеспечивается как асинхронное, так и синхронное размещение. При синхронном размещении сохраняется целостность байт, и все они занимают фиксированные места в цикле C-3. Контейнер C-3 имеет T=125 мкс и кбит/с.

Рисунок 2.14. Упрощенная структурная схема образования С-3 из E3

Рисунок 2.14. Упрощенная структурная схема образования С-3 из E3

Структура VC-3 формируется путем добавления к С-3 9 байтов трактового заголовка POH. VC-3 содержит 756+9=765 (85·9) байт, имеет T=125 мкс и кбит/с. Формирование VC-3 из C-3 показано на рисунке 2.15.

Рисунок 2.15. Упрощенная структурная схема образования VС-3 из C-3

Рисунок 2.15. Упрощенная структурная схема образования VС-3 из C-3

Далее возможно два варианта формирования STM-1 из VC-3: через AU-4 или через AU-3. На рисунке 2.16 приведена цепочка преобразований потока E3 в STM-1 через AU-4.

Рисунок 2.16. Цепочка преобразований потока E3 в STM-1через AU-4

Рисунок 2.16. Цепочка преобразований потока E3 в STM-1через AU-4

В данном варианте, VC-3 преобразуется в TU-3 путем добавления 9 байт в первый столбец, 3 верхних из которых принадлежат TU PTR, а 6 нижних являются фиксированным балластом, данный процесс приведен на рисунке 2.17. TU-3 содержит 765+9=774 (86·9) байт, имеет T=125 мкс и кбит/с.

Рисунок 2.17. Упрощенная структурная схема образования TU-3 из VC-3

Рисунок 2.17. Упрощенная структурная схема образования TU-3 из VC-3

TUG-3 содержит один TU-3 и имеет структуру аналогичную структуре TU-3. Далее три TUG-3 побайтно мультиплексируются в VC-4, и следует процедура аналогичная рассмотренной, при формировании STM-1 из потока E1. Образованный, таким образом, STM-1 содержит 48 потока E1.

Рассмотрим вариант преобразования потока E3 в STM-1 через AU-3, цепочка преобразований при котором приведена на рисунке 2.18. Данный вариант преобразования более характерен для размещения потока DS-3 американской плезиохронной иерархии, но может использоваться и для размещения потока E3, например, на сетях, где существует необходимость применять как поток STM-0, так и поток STM-1

Рисунок 2.18. Цепочка преобразований потока E3 в STM-1через AU-3

Рисунок 2.18. Цепочка преобразований потока E3 в STM-1через AU-3

В данном варианте каждый VC-3 сразу преобразуется в AU-3 путем добавления 3 байт AU PTR, расположенных в начале четвертой строки и 18 балластных байт, вставленных между 29 и 30, а также между 57 и 58 столбцами VC-3, данный процесс приведен на рисунке 2.19. AU-3 содержит 765+3+18=786 байт, имеет T=125 мкс и кбит/с.

Рисунок 2.19. Упрощенная структурная схема образования AU-3 из VC-3

Рисунок 2.19. Упрощенная структурная схема образования AU-3 из VC-3

AUG получается путем мультиплексирования трех AU-3, данный процесс приведен на рисунке 2.20. При мультиплексировании байты AU-3 чередуются, то есть за байтом первого AU-3 следует байт второго AU-3, а затем третьего. Чередование байтов используется для минимизации задержек при буферизации. AUG содержит 786·3=2358 байт, имеет T=125 мкс и кбит/с.

Рисунок 2.20. Упрощенная структурная схема образования AUG из AU-3

Рисунок 2.20. Упрощенная структурная схема образования AUG из AU-3

AUG преобразуется в STM-1, аналогично рассмотренному при формировании STM-1 из потока E1

2.4.3. Основные принципы преобразования потока E4 в STM-1

Поток E4 состоит из 64 потоков E1, имеет скорость передачи 139264 кбит/с и состоит из 2176 байт. Цепочка преобразований потока E1 в STM-1 приведена на рисунке 2.21.

Рисунок 2.21. Цепочка преобразований потока E4 в STM-1

Рисунок 2.21. Цепочка преобразований потока E4 в STM-1

Контейнер C-4 содержит 2340 (матрица 260·9) байт. В C-4 к введенному потоку E4 добавляется 164 байта, состоящих из битов согласования скоростей и балластных битов, данный процесс приведен на рисунке 2.22. При размещении E4 в C-4 используется только отрицательное выравнивание. Контейнер C-4 имеет T=125 мкс и кбит/с.

Рисунок 2.22. Упрощенная структурная схема образования С-4 из E4

Рисунок 2.22. Упрощенная структурная схема образования С-4 из E4

Структура VC-4 формируется путем добавления к С-4 9 байтов трактового заголовка POH. VC-4 содержит 2340+9=2349 (261·9) байт, имеет T=125 мкс и кбит/с. Формирование VC-4 из C-4 показано на рисунке 2.23.

Рисунок 2.23. Упрощенная структурная схема образования VС-4 из C-4

Рисунок 2.23. Упрощенная структурная схема образования VС-4 из C-4

Далее VC-4 преобразуется в AU-4 и следует процедура аналогичная рассмотренной при формировании STM-1 из потока E1. Образованный, таким образом, STM-1 содержит 64 потока E1.

 

Выводы по подразделу

Структура мультиплексирования SDH позволяет преобразовывать потоки E1, E3, E4 европейской PDH в поток STM-1.

При формировании потока STM используются следующие пути:

E1: C12→VC-12→TU-12→TUG-2→TUG-3→VC-4→AU-4→AUG→STM-1;

E3: С3→VC-3→TU-3→TUG-3→VC-4→AU-4→AUG→STM-1 или

С3→VC-3→ AU-3→AUG→STM-1;

E4: C4→VC-4→AU-4→AUG→STM-1.

Возможно асинхронное и синхронное размещение потоков PDH в структуре мультиплексирования SDH. Все элементы структуры мультиплексирования (контейнеры, блоки, модули) имеют фиксированное количество байт, "пустое место" заполняется балластными байтами. Элементы структуры мультиплексирования часто представляют в виде матрицы состоящих из n строк и m столбцов, передаваемых за период цикла T=125 мкс. При асинхронном размещении потока E1 применяется сверхцикл с периодом следования 500 мкс. Все операции мультиплексирования являются побайтовыми. Скорость передачи цикла определяется как:

, кбит/с.

Поток STM-1 может максимально содержать 63 потока E1, 3 потока E3 или поток E4.

2.5. Структура цикла STM

2.5.1. Структура цикла STM-1

Цикл или кадр (frame) STM-1, обычно представляют в виде матрицы, (270·9 байт), приведенной на рисунке 2.24, имеющей длительность T=125 мкс и скорость передачи B=155520 кбит/с.

Рисунок 2.24. Структура цикла STM-1

Рисунок 2.24. Структура цикла STM-1

Первые 9 столбцов цикла STM-1 (9·9=81 байт) несут служебные сигналы. Строки 1-3 занимает заголовок RSOH (9·3=27 байт), а строки 5-9 заголовок – MSOH (9·5=45 байт). Четвертая строка отведена для AU PTR (9·1=9 байт). Остальные 261 столбцов цикла (261·9=2349 байт) предназначены для информационной нагрузки.

Данную структуру можно развернуть в виде одномерной выборки с периодом следования T=125 мкс, состоящей из 2430 байт. Такая развертка, представленная на рисунке 2.25, осуществляется построчно с 1 строки по 9.

Рисунок 2.25. Соответствие между одномерной и матричной структурами цикла STM-1

Рисунок 2.25. Соответствие между одномерной и матричной структурами цикла STM-1

2.5.2. Структура цикла STM-N

Структура цикла STM-N, представленная в виде матрицы, приведена на рисунке 2.26. Данная матрица имеет формат 9 строк на 270·N столбцов (2430·N байт), имеет длительность T=125 мкс и скорость передачи B=155520·N кбит/с.

Рисунок 2.26. Структура цикла STM-N

Рисунок 2.26. Структура цикла STM-N

STM-N всех уровней иерархий построены аналогично. 1/30 часть цикла STM-N занимают служебные сигналы (RSOH – 9·3·N=27·N байт, MSOH – 9·5·N=45·N байт, AU PTR – 9·1·N=9·N байт), остальные байты предназначены для информационной нагрузки.

STM-N образуется путем мультиплексирования STM-1, которое может осуществляться двумя способами: покаскадно и непосредственно.

При покаскадном мультиплексировании поток STM более высокого уровня иерархии получается путем объединения 4 STM предыдущего уровня иерархии, то есть, возможны следующие преобразования – 4·STM-1 → STM-4; 4·STM-4 → STM-16; 4·STM-16 → STM-64; 4·STM-64 → STM-256.

При непосредственном мультиплексировании поток STM-N можно получить путем объединения N потоков STM-1, то есть преобразованием N·STM-1→ STM-N, где N=16, 64, 256.

При непосредственном мультиплексировании используется чередование байтов, а при каскадном чередование групп байтов, при чем число байт в группе равно кратности мультиплексирования предыдущего каскада. Сравнение покаскадного и непосредственного мультиплексирования приведено на рисунке 2.27.

Рисунок 2.27. Сравнение непосредственного и покаскадного мультиплексирования на примере формирования STM-16

Рисунок 2.27. Сравнение непосредственного и покаскадного мультиплексирования на примере формирования STM-16

Выводы по подразделу

Цикл STM-1, который можно представить в одномерной или матричной форме имеет период следования T=125 мкс, скорость передачи B=155520 кбит/с и состоит из 2430 байт. Из 2430 байт – 2349 предназначены для информационной нагрузки, а 81 несут служебные сигналы.

Цикл STM-N состоит из 2430·N байт, имеет длительность T=125 мкс и скорость передачи B=155520·N кбит/с. При этом STM-N всех уровней иерархий строятся аналогично. STM-N можно образовать из STM-1 путем покаскадного или непосредственного мультиплексирования.

Вопросы для самоконтроля

  1. Какие элементы структуры мультиплексирования используются в SDH?
  2. Назначение и виды C, VC?
  3. Назначение TU, TUG, AU, AUG, AU и STM?
  4. Какое место занимают элементы структуры мультиплексирования на сетевой модели SDH?
  5. Какие операции производятся в структуре мультиплексирования SDH?
  6. Какие возможности обеспечивает структура мультиплексирования SDH?
  7. Что такое сцепки и зачем они применяются?
  8. Чем отличаются смежная и виртуальная сцепки?
  9. Сколько различных потоков европейской PDH можно преобразовать в STM-1?
  10. Какие этапы преобразования потоков E1, E3, E4 в STM-1
  11. Чем отличается асинхронное и синхронное размещение потоков?
  12. Для чего применяют сверхцикл?
  13. Каково назначение балластных байтов?
  14. Как определяется скорость передачи различных структур?
  15. Сколько байт в VC-12, VC-3, VC-4?
  16. Какая скорость передачи TU-12, TU-3, AU-3, AU-4?
  17. Сколько столбцов в TUG-2, TUG-3, AUG?
  18. Какова структура циклов STM-1, STM-N?
  19. В чем отличие непосредственного и покаскадного мультиплексирования?

2.6. Примеры решения задач

Пример 1

Вычислить максимальное количество VC-12, которые можно разместить в цикле STM-64.

Решение:

Количество VC-12 в STM-1 – 63

Количество STM-1 в STM-64 – 64

Количество VC-12 в STM-64 – 63·64=4032

Пример 2

Сколько ячеек ATM (ячейка имеет размер 53 байта) можно разместить в VC-4.

Решение:

Емкость VC-4 – 2349 байт

Емкость информационной нагрузки VC-4 – 2340 байт

Число ячеек ATM –

Пример 3

Определить смежную сцепку, при помощи которой целесообразно передать цифровую последовательность, состоящую из 350 байт.

Решение:

Смежные сцепки определены для VC-2 и VC-4

Максимальная скорость сигнала, передаваемая в VC-2 –

= 6784 кбит/с

Скорость передачи 350 байт – кбит/с

Смежная сцепка для VC-2 имеет вид: VC-2-Xc.

Коэффициент сцепки –

Искомая сцепка – VC-2-4c