2.4.1. Основные принципы преобразования потоков E1 в STM-1

2.4.2. Основные принципы преобразования потоков E3 в STM-1

2.4.3. Основные принципы преобразования потоков E4 в STM-1

2.4.1. Основные принципы преобразования потоков E1 в STM-1

На рисунке 2.3 приведена цепочка преобразований потока E1 в STM-1

Рисунок 2.3. Цепочка преобразований потока E1 в STM-1

Рисунок 2.3. Цепочка преобразований потока E1 в STM-1

Поток E1 имеет скорость передачи 2048 кбит/с и состоит из 32 байт, из которых 30 байт несут информационную нагрузку. Контейнер C-12 получается путем добавления к потоку E1 - 2 байт, 1 байт в начало и 1 байт в конец цикла, которые выполняют функции согласования скоростей. При этом период следования импульсов не изменяется: T=125 мкс. Скорость передачи любого цифрового можно определить по формуле 2.2.

, (2.2)

где m=8 – число бит в 1 байте;

N – число байт передаваемого цифрового сигнала;

T – период следования цифрового сигнала.

Для сигналов, имеющих T=125 мкс формула 3.2 примет вид:

, кбит/с (2.3)

Отсюда скорость передачи цикла С-12 будет равна:

кбит/с

На рисунке 2.4 рассмотрено получение контейнера С-12 из потока E1

Рисунок 2.4. Упрощенная структурная схема образования С-12 из E1

Рисунок 2.4. Упрощенная структурная схема образования С-12 из E1

ЗУ – запоминающее устройство, представляет собой буферную память, в которой производится изменение частоты передаваемого сигнала с частоты записи (fЗ) на частоту считывания fСЧ.

– устройство объединения, в котором происходит ввод в сигнал дополнительных байтов;

C – байт, состоящих из битов выполняющих цифровое выравнивание (согласования скоростей);

* – байт, состоящий из балластных битов.

В SDH изображение циклов принято в виде таблиц (матриц), состоящих из n строк и m столбцов, передаваемых за период цикла T. Большинство таких таблиц содержит по 9 строк. Каждый элемент таблицы представляет собой 1 байт (8 бит). Порядок передачи байтов слева направо, а затем сверху вниз, как при чтении страницы. Первый байт цикла расположен в левом верхнем углу таблицы, последний в правом нижнем. Наиболее значащий бит байта передается первым. Контейнер С-12 представленной в виде такой матрицы, показан на рисунке 2.5. В дальнейшем все рассмотренные структуры также будем представлять в виде таких матриц.

Рисунок 2.5. Контейнер С-12 в матричной форме

Рисунок 2.5. Контейнер С-12 в матричной форме

Структура VC-12 формируется путем добавления к С-12 байта трактового заголовка – POH. При этом период VC-12: T=125 мкс, а скорость передачи: кбит/с. Формирование VC-12 из C-12 показано на рисунке 2.6.

Рисунок 2.6. Упрощенная структурная схема образования VС-12 из С-12

Рисунок 2.6. Упрощенная структурная схема образования VС-12 из С-12

Рекомендации ITU-T предполагают два варианта размещения потока E1 в контейнере VС-12: асинхронное и синхронное размещение. Асинхронное размещение используется при работе синхронных участков в плезиохронном окружении. Синхронное размещение целесообразно при создании полностью синхронных зон. При синхронном размещении потока E1 используют – байт-синхронное вложение (в ранних рекомендациях ITU-T также было стандартизировано бит-синхронное вложение, однако позже оно было исключено).

При асинхронном режиме размещения потока E1 в VC-12 используется сверхцикл (мультикадр), состоящий из четырех физических циклов, приведенный в виде матрицы на рисунке 2.7, Период сверхцикла: T=4·125=500 мкс. Сверхцикл содержит 140 байт, скорость передачи сверхцикла

кбит/с.

Рисунок 2.7. Сверхцикл VС-12

Рисунок 2.7. Сверхцикл VС-12

При образовании сверхцикла при асинхронном размещении используется двухстороннее (положительное и отрицательное) цифровое выравнивание, которое предназначено для синхронизации сигнала PDH в соответствии с тактовой частотой сигналов SDH. Целью выравнивания заключается в компенсации разности частот в пределах сети SDH.

При организации TU-12 в сверхцикл вводятся еще 4 байта, принадлежащие TU PTR. В результате матрица, приведенная на рисунок 2.7 является "заполненной" и представляет структуру 16·9 байт, период следования, которых T=500 мкс, а кбит/с.

При байт-синхронном размещении цифровое выравнивание не требуется и понятие сверхцикла не применяется; при формировании TU-12 вместо PTR, добавляется балластный байт.

На рисунке 2.8 приведено формирование цикла TU-12 из VC-12, состоящего из 36 байт, имеющего T=125 мкс и B=2304 кбит/с.

Рисунок 2.8. Упрощенная структурная схема образования

Рисунок 2.8. Упрощенная структурная схема образования TU-12 из VС-12

Три TU-12 побайтно мультиплексируются в TUG-2, данный процесс приведен на рис. 2.9, занимая фиксированные места во всех 12 (4·3) колонках цикла последнего

TUG-2 состоит из 36·3=108 (12·9) байт, имеет T=125 мкс и кбит/с. Образованный TUG-2 содержит 3 потока E1.

Рисунок 2.9. Упрощенная структурная схема образования TUG-2 из TU-12

Рисунок 2.9. Упрощенная структурная схема образования TUG-2 из TU-12

Семь TUG-2 побайтно мультиплексируются в TUG-3, данный процесс приведен на рисунке 2.10, занимая фиксированные места в 84 (12·7) из 86 колонках цикла TUG-3.

Поскольку расположение нагрузки TUG-3 известно, то TU PTR в блоке TUG-3 заменяется на нуль-указатель (Null Pointer Indication, NPI), который указывает, что данный TUG содержит не VC-3, а группы TUG-2. Остальные байты первого столбца и весь второй столбец цикла TUG-3 заполняются фиксированным балластом. Блок TUG-3 содержит 108·7+2·9=774 (86·9) байта, имеет T=125 мкс и кбит/с. Образованный TUG-3 содержит 21 потока E1.

Рисунок 2.10. Упрощенная структурная схема образования TUG-3 из TUG-2

Рисунок 2.10. Упрощенная структурная схема образования TUG-3 из TUG-2

Три TUG-3 побайтно мультиплексируются в VC-4, данный процесс приведен на рисунке 2.11, занимая фиксированные места в 258 (86·3) из 261 столбцах цикла VC-4. Два предыдущих столбца VC-4 занимает фиксированный балласт, а самый первый – байты трактового заголовка POH. Блок VC-4 содержит 774·3+3·9=2349 (261·9) байт, имеет T=125 мкс и кбит/с. Образованный VC-4 содержит 63 потока E1.

Рисунок 2.11. Упрощенная структурная схема образования VC-4 из TUG-3

Рисунок 2.11. Упрощенная структурная схема образования VC-4 из TUG-3

VC-4 преобразуется в AU-4, данный процесс приведен на рисунке 2.12, путем добавления 9 байтов четвертой строки – AU PTR. Блок AU-4 содержит 2349+9=2358 байт, имеет T=125 мкс и кбит/с.

Рисунок 2.12. Упрощенная структурная схема образования AU-4 из VС-4

Рисунок 2.12. Упрощенная структурная схема образования AU-4 из VС-4

В данном примере AU-4 совпадает с AUG.

AUG преобразуется в STM-1, данный процесс приведен на рисунке 2.13, путем добавлением байт SOH (RSOH → 27 байт и MSOH → 45 байт). Блок STM-1 содержит 2358+27+45=2430 (270·9) байт, имеет T=125 мкс и кбит/с. Образованный STM-1 содержит 63 потока E1.

Рисунок 3.13. Упрощенная структурная схема образования STM-1 из AUG

Рисунок 3.13. Упрощенная структурная схема образования STM-1 из AUG

2.4.2. Основные принципы преобразования потоков E3 в STM-1

Поток E3 состоит из 16 потоков E1, имеет скорость передачи 34368 кбит/с и состоит из 537 байт. Контейнер C-3 содержит 756 (матрица 84·9) байт. В C-3 к введенному потоку E3 добавляется 219 байт, состоящих из битов согласования скоростей и большей частью из балластных битов, данный процесс приведен на рисунке 2.14. При этом обеспечивается как асинхронное, так и синхронное размещение. При синхронном размещении сохраняется целостность байт, и все они занимают фиксированные места в цикле C-3. Контейнер C-3 имеет T=125 мкс и кбит/с.

Рисунок 2.14. Упрощенная структурная схема образования С-3 из E3

Рисунок 2.14. Упрощенная структурная схема образования С-3 из E3

Структура VC-3 формируется путем добавления к С-3 9 байтов трактового заголовка POH. VC-3 содержит 756+9=765 (85·9) байт, имеет T=125 мкс и кбит/с. Формирование VC-3 из C-3 показано на рисунке 2.15.

Рисунок 2.15. Упрощенная структурная схема образования VС-3 из C-3

Рисунок 2.15. Упрощенная структурная схема образования VС-3 из C-3

Далее возможно два варианта формирования STM-1 из VC-3: через AU-4 или через AU-3. На рисунке 2.16 приведена цепочка преобразований потока E3 в STM-1 через AU-4.

Рисунок 2.16. Цепочка преобразований потока E3 в STM-1через AU-4

Рисунок 2.16. Цепочка преобразований потока E3 в STM-1через AU-4

В данном варианте, VC-3 преобразуется в TU-3 путем добавления 9 байт в первый столбец, 3 верхних из которых принадлежат TU PTR, а 6 нижних являются фиксированным балластом, данный процесс приведен на рисунке 2.17. TU-3 содержит 765+9=774 (86·9) байт, имеет T=125 мкс и кбит/с.

Рисунок 2.17. Упрощенная структурная схема образования TU-3 из VC-3

Рисунок 2.17. Упрощенная структурная схема образования TU-3 из VC-3

TUG-3 содержит один TU-3 и имеет структуру аналогичную структуре TU-3. Далее три TUG-3 побайтно мультиплексируются в VC-4, и следует процедура аналогичная рассмотренной, при формировании STM-1 из потока E1. Образованный, таким образом, STM-1 содержит 48 потока E1.

Рассмотрим вариант преобразования потока E3 в STM-1 через AU-3, цепочка преобразований при котором приведена на рисунке 2.18. Данный вариант преобразования более характерен для размещения потока DS-3 американской плезиохронной иерархии, но может использоваться и для размещения потока E3, например, на сетях, где существует необходимость применять как поток STM-0, так и поток STM-1

Рисунок 2.18. Цепочка преобразований потока E3 в STM-1через AU-3

Рисунок 2.18. Цепочка преобразований потока E3 в STM-1через AU-3

В данном варианте каждый VC-3 сразу преобразуется в AU-3 путем добавления 3 байт AU PTR, расположенных в начале четвертой строки и 18 балластных байт, вставленных между 29 и 30, а также между 57 и 58 столбцами VC-3, данный процесс приведен на рисунке 2.19. AU-3 содержит 765+3+18=786 байт, имеет T=125 мкс и кбит/с.

Рисунок 2.19. Упрощенная структурная схема образования AU-3 из VC-3

Рисунок 2.19. Упрощенная структурная схема образования AU-3 из VC-3

AUG получается путем мультиплексирования трех AU-3, данный процесс приведен на рисунке 2.20. При мультиплексировании байты AU-3 чередуются, то есть за байтом первого AU-3 следует байт второго AU-3, а затем третьего. Чередование байтов используется для минимизации задержек при буферизации. AUG содержит 786·3=2358 байт, имеет T=125 мкс и кбит/с.

Рисунок 2.20. Упрощенная структурная схема образования AUG из AU-3

Рисунок 2.20. Упрощенная структурная схема образования AUG из AU-3

AUG преобразуется в STM-1, аналогично рассмотренному при формировании STM-1 из потока E1

2.4.3. Основные принципы преобразования потока E4 в STM-1

Поток E4 состоит из 64 потоков E1, имеет скорость передачи 139264 кбит/с и состоит из 2176 байт. Цепочка преобразований потока E1 в STM-1 приведена на рисунке 2.21.

Рисунок 2.21. Цепочка преобразований потока E4 в STM-1

Рисунок 2.21. Цепочка преобразований потока E4 в STM-1

Контейнер C-4 содержит 2340 (матрица 260·9) байт. В C-4 к введенному потоку E4 добавляется 164 байта, состоящих из битов согласования скоростей и балластных битов, данный процесс приведен на рисунке 2.22. При размещении E4 в C-4 используется только отрицательное выравнивание. Контейнер C-4 имеет T=125 мкс и кбит/с.

Рисунок 2.22. Упрощенная структурная схема образования С-4 из E4

Рисунок 2.22. Упрощенная структурная схема образования С-4 из E4

Структура VC-4 формируется путем добавления к С-4 9 байтов трактового заголовка POH. VC-4 содержит 2340+9=2349 (261·9) байт, имеет T=125 мкс и кбит/с. Формирование VC-4 из C-4 показано на рисунке 2.23.

Рисунок 2.23. Упрощенная структурная схема образования VС-4 из C-4

Рисунок 2.23. Упрощенная структурная схема образования VС-4 из C-4

Далее VC-4 преобразуется в AU-4 и следует процедура аналогичная рассмотренной при формировании STM-1 из потока E1. Образованный, таким образом, STM-1 содержит 64 потока E1.

Выводы по подразделу

Структура мультиплексирования SDH позволяет преобразовывать потоки E1, E3, E4 европейской PDH в поток STM-1.

При формировании потока STM используются следующие пути:

E1: C12→VC-12→TU-12→TUG-2→TUG-3→VC-4→AU-4→AUG→STM-1;

E3: С3→VC-3→TU-3→TUG-3→VC-4→AU-4→AUG→STM-1 или

С3→VC-3→ AU-3→AUG→STM-1;

E4: C4→VC-4→AU-4→AUG→STM-1.

Возможно асинхронное и синхронное размещение потоков PDH в структуре мультиплексирования SDH. Все элементы структуры мультиплексирования (контейнеры, блоки, модули) имеют фиксированное количество байт, "пустое место" заполняется балластными байтами. Элементы структуры мультиплексирования часто представляют в виде матрицы состоящих из n строк и m столбцов, передаваемых за период цикла T=125 мкс. При асинхронном размещении потока E1 применяется сверхцикл с периодом следования 500 мкс. Все операции мультиплексирования являются побайтовыми. Скорость передачи цикла определяется как:

, кбит/с.

Поток STM-1 может максимально содержать 63 потока E1, 3 потока E3 или поток E4.