4.1.1. Контейнер С12

4.1.2. Виртуальный контейнер VC12

4.1.3. Транспортный блок TU12

4.1.4. Положительное и отрицательное выравнивание скоростей в TU12

4.1.5. Группа транспортных блоков TUG2

4.1.6. Группа транспортных блоков TUG3

4.1.7. Виртуальный контейнер VC4

4.1.8. Административный блок АU4

4.1.9. Положительное и отрицательное выравнивание

4.1.1. Контейнер С12

Контейнер С12 организует последовательную передачу информационных битов, появляющихся на выходе аппаратуры асинхронной иерархии со скоростью 2.048 Мбит/с. Структура контейнера представляется в виде матрицы, названной матрицей полезной нагрузки (PAYLOAD) и содержащей 140 байт (1 байт = 8 битам).

Байты организованы в 4 кадра протяженностью 125 мкс каждый, образуя таким образом мультикадр длительностью 500 мкс .

Каждый кадр состоит из матрицы в 35 байтов, содержащей 4 столбца и 9 строк.

Структура контейнера С 12 приведена на рисунке 8.

Четыре байта, обозначенные номерами 0, 35, 70 и 105, относящиеся к структуре контейнера С12, отведены под трактовый заголовок (Path Overhead, РОН) виртуального контейнера VC12.

На рисунке 9 байты представлены в последовательной форме, что позволяет лучше оценить размещение информации в матрице полезной нагрузки PAYLOAD.

R — балластный бит;

G — байты, образованные R битами;

I - информационные биты сигнала 2.048 Мбит/с ;

W - байты, сформированные из битов информационных сигналов;

2.048 Мбит/с (W =11111111);

О - бит заголовка;

Cl, C2 - биты сообщения о выравнивании (согласовании) скоростей;

S1 - бит отрицательного выравнивания;

S2 - бит положительного выравнивания.

Чтобы компенсировать различие в скоростях поступающего цифрового потока (2,048 Мбит/с) и сигнала, относящегося к контейнеру С12, необходимо осуществлять процедуру выравнивания (согласования) скоростей, называемую стаффингом.

С этой целью в матрице С12 предусмотрены биты Cl и C2, указывающие на наличие или отсутствие согласования скоростей, и биты Sl и S2, указывающие на вид согласования скоростей (положительное или отрицательное).

4.1.2. Виртуальный контейнер VC12

Структура VC12 состоит из полезной нагрузки (PAYLOAD), сформированной в контейнере С12, и присоединенных к ней служебных байт, которые получили название заголовка (Overhead) и обозначены аббревиатурами V5, J2, Z6 и Z7.

V5 - байт трактового заголовка (РОН);

J2 - байт для контроля исправности VC12;

Z6 - байт, используемый для повышения качества связи;

Z7 - резервный байт.

4.1.3. Транспортный блок TU12

Транспортный блок TU12 - эта матрица, состоящая из 144 байтов, распределенных в 4 кадра длительностью 125 мкс каждый. В начале каждого кадра расположены байты, обозначенные буквами VI, V2, V3 и V4 и представляющие собой заголовок блока TUQH (Tributary Unit Overhead).

V4 - резервный байт;

Структура виртуального контейнера VC12 включается в матрицу TU12 на позициях, находящихся между двумя байтами V2.

4.1.4. Положительное и отрицательное выравнивание скоростей в TU12

Байт, обозначенный аббревиатурой V3, используется для отрицательного выравнивания скоростей, в то время как следующий за V3 байт с номером 35 используется для положительного выравнивания скоростей.

Для синхронного мультиплексирования SDH виртуальный контейнер VC12 и транспортный блок TU12 представляют два цикла, определяемые соответственно как:

- цикл нагрузки (VC);

- цикл передачи (TU).

На практике для передачи информационных битов, образующих виртуальный контейнер (нагрузку), необходима поддерживающая структура, представленная транспортным блоком (устройством транспортировки).

Чтобы компенсировать появляющуюся разность фаз и тактовых частот

цикла нагрузки (VC12) и цикла передачи (TU12), необходимо использовать, в зависимости от ситуации, два различных способа выравнивания скоростей:

- положительное выравнивание, применяемое, когда тактовая частота цикла передачи более высокая, чем тактовая частота цикла нагрузки;

- отрицательное выравнивание, применяемое, когда цикл передачи характеризуется более низкой тактовой частотой, чем цикл нагрузки.

Необходимость в выполнении операций по выравниванию скоростей сигнализируется логическим состоянием четных и нечетных битов указателя по сравнению с их логическим состоянием, имевшим место в предыдущем кадре.

В частности, если необходимо использовать только положительное выравнивание скоростей, то инвертируются биты указателя, обозначенные на рисунке буквой I;

В случае, если возникает необходимость применять только отрицательное выравнивание, инвертируются биты, отмеченные буквой D:

Информация о наличии согласования скоростей, исходящая из указателя, является достоверной, если по крайней мере 3 из 5 бит (I или D, в зависимости от типа согласования) оказываются инвертированными.

Операция выравнивания скоростей предусматривает только одно изменение содержимого указателя, а именно:

- в случае отрицательного выравнивания скоростей содержимое указателя (т.е. его величина) уменьшается;

- в случае положительного выравнивания скоростей содержимое указателя (т.е. его величина) увеличивается.

4.1.5. Группа транспортных блоков TUG2

Группа транспортных блоков TUG2 - это структура, формируемая побайтовым объединением трех различных блоков TU12.

Чтобы лучше понять принцип объединения, рассмотрим только по одному кадру (125 мкс) каждого блока TU12, состоящему из 9 строк и 4 столбцов.

Компоненты структуры TUG2 формируются путем мультиплексирования трех отдельных блоков TU12; компоновка TUG2 продолжается в этом случае 125 мкс.

Рисунок 4.8. Побайтное мультиплексирование структуры TUG2

Рисунок 4.8. Побайтное мультиплексирование структуры TUG2

С помощью мультиплексирования, приведенного выше, формируется структура TUG-2, состоящая из 432 байт, распределенных в интервале 500 мкс.

4.1.6. Группа транспортных блоков TUG3

Группа транспортных блоков TUG3 - это структура, получаемая путем побайтного объединения семи блоков TUG2.

Для лучшего уяснения принципа объединения на рисунке, приведенном ниже, последовательно рассматриваются только по одному кадру каждой TUG2 (125 мкс), состоящему из 9 строк и 12 столбцов.

Компоненты TUG3 получаются мультиплексированием семи отдельных TUG2. В нашем случае образуются 9 строк и 86 столбцов.

Рисунок 4.9. Побайтное мультиплексирование структуры TUG3

Рисунок 4.9. Побайтное мультиплексирование структуры TUG3

Первые две колонки (18 байт) состоят из:

  • 15 байтов фиксированной нагрузки;
  • 3 байта, обозначенных буквами X, Y и Z.

Таблица 3

Байт

Логическое состояние битов

Функция

Y

1001nn11

NPI

X

11100000

Z

не обозначено

Z - неопределенный бит;

NPI - (Null Pointer Indication) индикатор нулевого указателя,

который определен, если TUG3 содержит структуры TUG2 или TU3.

4.1.7. Виртуальный контейнер VC4

Виртуальный контейнер VC4 - это структура, формируемая побайтным объединением трех различных TUG3 с последовательной вставкой 9 байтов трактового заголовка (Path Overhead, POH).

Структура виртуального контейнера VC4 образована из байтов, относящихся к блокам TUG3, к которым добавлены 18 байт балласта и 9 байт, относящихся к трактовому заголовку (Path Overhead, POH).

Также и в этом случае для лучшего понимания принципа объединения на рисунке 16 показаны только по одному циклу каждого TUG3 (125 мкс), состоящему из 9 строк и 86 столбцов.

Компоненты VC'4 получаются мультиплексированием грех отдельных блоков ТКСЗ; в результате компоновки контейнера, длящейся 125 мкс, образуется структура из 9 строк и 261 столбца.

J1 – индикатор тракта, используемый для циклической передачи сверхцикла из 16 байтов, из которых первый содержит код контроля CRC7, а оставшиеся 15 используются для кодирования идентификатора тракта;

Рисунок 4.10. Побайтное мультиплексирование структуры VC4

Рисунок 4.10. Побайтное мультиплексирование структуры VC4

ВЗ – байт, используемый для оценки вероятности ошибки (вычисляется из предшествующего цикла передачи VC);

G2 – байт, называемый сигнальной меткой и используемый как индикатор заполнения VC4:"00000000" - VC4 не заполнен; "11111111" - VC4 заполнен;

G1 – байт контроля состояния тракта, используемый для передачи;

F2 – байт пользователя;

Н4 – байт указатель сверхцикла, используемый только для VC4,

оставленных из блоков TU;

Z3 – байт пользователя;

Z4 – байт, которому можно найти применение;

Z5 – байт, используемый для целей эксплуатации

4.1.8. Административный блок АU4

Административный блок AU4 - эту структура, в которую помещается, сформированный предварительно, виртуальный контейнер VC4. Данная структура состоит из:

- матрицы полезной нагрузки, состоящей из 261 столбца и 9 строк, то есть из 2349 байтов, в которые входят и байты VC4;

- служебная емкость, называемая заголовком административного блока (Administrative Unit Overhead, AUOH) и состоящая из 9 байт, последовательно присоединяемых к четвертой строке матрицы полезной нагрузки.

Структура административного блока AU4 показана на рисунке 4.11.

HI, Н2 - фиксация значения указателя;

НЗ - отрицательное выравнивание скоростей;

Y - загрузка числа 1001nn11;

U - загрузка числа 11111111.

Функции указателя определяются байтами HI и Н2; на рисунке 4.12 показано использование битов, образующих HI и Н2.

Указатель состоит из 10 бит; десятеричное значение записанного в указателе числа указывает на начало виртуального контейнера VC4 внутри административного блока AU4. Эти 10 бит могут выражать числа от 0 до 1023.

Поскольку вся матрица полезной нагрузки блока AU4 состоит из 2349 байтов, то указатель не в состоянии отразить все номера байтов, составляющих матрицу.

Поэтому всю матрицу полезной нагрузки делят на группы по 3 байта, то есть на триады. Номер любой триады может быть легко отображен указателем.

Заметим, что деление полезной нагрузки на группы по 3 байта удобно не только по вышеупомянутой причине, но также и для того, чтобы достичь совместимости между американской цифровой иерархией (SONET) и европейской (SDH).

Действительно, десяти бит указателя достаточно, чтобы идентифицировать все 783 позиции цикла STS-1 (базовый уровень иерархии SONET, соответствующий скорости передачи 51,84 Мбит/с).

Значения, допустимые для указателя, заключены в пределах от 0 до 782; они соответствуют числу триад байтов в структуре полезной нагрузки. Триаду байтов, следующую сразу же за байтом НЗ, идентифицируют байтом под номером 0.

Так как под номером 0 расположена и начале четвертой строки матрицы полезной нагрузки, то 783 триады располагаются в 2-х циклах.

Рисунок 4.13 - Нумерация байтов AU4

О возможных отклонениях начала контейнера VC4 внутри структуры AU4 сигнализирует флаг новых данных (New Data Flag, NDF).

Флаг новых данных состоит из 4 бит, которые обычно образуют следующие логические состояния: "0110".

Если необходимо просигнализировать о новом значении указателя, то биты флага новых данных в цикле инвертируются, то есть меняются следующим образом: "1001".

4.1.9. Положительное и отрицательное выравнивание

Три байта указателя AUOH, образованные аббревиатурой НЗ и 3 байта, следующие сразу же за ними в строке матрицы полезной нагрузки (PAY-LOAD), дают возможность осуществлять положительное и отрицательное выравнивание скоростей.

Рисунок 4.15. Выравнивающие байты блока AU4

Рисунок 4.15. Выравнивающие байты блока AU4

Выравнивание необходимо для компенсации различий в фазах и тактовых частотах цикла передачи нагрузки VC4 и цикла транспортировки (STM-1).

В частности, выравнивание будет:

- отрицательным, когда структура транспортировки (STM-1) имеет более низкую тактовую частоту, чем структура нагрузки (VC4);

- положительным, когда структура транспортировки (STM-1) имеет более высокую тактовую частоту, чем структура нагрузки (VC4).

Необходимость в осуществлении выравнивания сигнализируется путем воздействия на четные или нечетные биты указателя, посредством которых указатель отмечал начало контейнера VC4 в следующем кадре.

В случае, если необходимо произвести отрицательное выравнивание, то инвертируются биты, отмеченные буквой D:

Рисунок 4.16. Биты D указателя TU12

Рисунок 4.16. Биты D указателя TU12

Одновременно три байта НЗ заполняются информационными битами.

В следующем кадре величина указателя уменьшается на единицу.

На приеме информация о наличии выравнивания, содержащаяся в указателе, считается достоверной, если по крайней мере 3 из 5 битов D оказываются инвертированными.

После этой операции в течение трех последующих кадров не допускается изменение значения указателя.

В случае, если необходимо произвести положительное выравнивание, то инвертируются биты указателя, отмеченные буквой I:

Рисунок 4.17. Биты I указателя AU4

Рисунок 4.17. Биты I указателя AU4

Одновременно с этим, три бита (триада 0), следующие сразу же за НЗ, заполняются балластными (не информационными) битами.

В следующем кадре величина указателя увеличивается на единицу.

На приеме информация о наличии выравнивания, содержащаяся в указателе, считается достоверной, если по крайней мере 3 из 5 битов I оказываются инвертированными.

После этой операции для трех последующих кадров не допускается изменения величины указателя. Ниже на рисунках 4.18 и 4.19 поясним процедуру выравнивания более детально.

Рисунок 4.18. Пример отрицательного выравнивания AU4

Рисунок 4.18. Пример отрицательного выравнивания AU4

Рисунок 4.19. Пример отрицательного выравнивания AU4

Рисунок 4.19. Пример отрицательного выравнивания AU4