3.1. Ввод в сеть SDH цифровых потоков 2.048 Мбит/с
3.1.1. Размещение сигнала 2.048 Мбит/с в VC 12
3.1.3. Группа транспортных блоков TUG2
3.1.4. Группа транспортных блоков TUG3
3.1.5. Виртуальный контейнер VC4
3.2. Ввод в сеть SDH цифровых потоков 34.368 Мбит/с
3.3. Ввод в сеть SDH цифровых потоков 139,264 Мбит/с
3.1. Ввод в сеть SDH цифровых потоков 2.048 Мбит/с
3.1.1. Размещение сигнала 2.048 Мбит/с в VC 12
Плезиохронные потоки со скоростями 2.048 Мбит/с, формируемые, например, на выходе аппаратуры ИКМ 30, широко распространены в современных сетях.
Поток 2.048 Мбит/с содержит в своем составе 32 канальных интервала, каждый из которых имеет 8 разрядов или один байт, то есть 32 байта на периоде 125 мкс. Согласно редакции Европейского института стандартов (ETSI), поток PDH со скоростью 2.048 Мбит/с предварительно размещается в контейнере C12. Под термином "размещение" понимают то, что цифровой поток PDH размещается на определенных позициях байтов этого контейнера.
Контейнер C12 представляет из себя структуру элементарного временного цикла, состоящего из информационных битов и битов контроля аппаратуры асинхронной сети со скоростью передачи 2.048 Мбит/с. Структура контейнера представляется в виде матрицы полезной нагрузки и содержащей 140 байт. Байты организованны в 4 цикла протяженностью 125 мкс каждый, образуя, таким образом, сверхцикл длительностью 500 мкс. Структура контейнера C12 приведена на рисунке 3.2.
Байты, обозначенные номерами 0, 35, 70 и 105, относящиеся к структуре контейнера C12, отведены под трактовый заголовок (Path Overhead, POH), виртуального контейнера VC12.
На рисунке 3.3 байты представлены в последовательной форме, что позволяет лучше оценить размещение информации в матрице полезной нагрузки.
Чтобы компенсировать различие в скоростях поступающего цифрового потока (2,048 Мбит/с) и сигнала, относящегося к контейнеру С12, необходимо осуществлять процедуру выравнивания (согласования) скоростей, которая заключается в доведении скорости передачи ЦП до некоторой номинальной скорости в структуре C12. Процедура согласования скоростей осуществляется путем введения в цифровой сигнал дополнительных (выравнивающих) символов. С этой целью в структуре C12 предусмотрены, биты C1 и С2, указывающие на наличие или отсутствие согласования скоростей. Эти биты могут принимать следующие значения:
C1=1; C2=1 – положительное выравнивание.
C1=0; С2=0 – отрицательное выравнивание.
C1=0; С2=1 – нет выравнивания.
Биты S1 и S2, указывают на вид согласования скоростей.
S1 – бит исключаемый из передачи при отрицательном выравнивании.
S2 – балластный бит при положительном выравнивании.
I: информационные биты;
R: фиксированный стаффинг;
О: дополнительный бит (Overhead);
C: управление выравниванием;
S: возможное выравнивание.
При формировании виртуального контейнера VC12 вводится поле сверхцикла, который объединяет 4 контейнера C12. При этом добавляются служебные байты. Таким образом, структура VC12 состоит из полезной нагрузки, сформированной в контейнере C12, и присоединенных к ней служебных байт, которые получили название заголовка (Overhead).
Размер контейнера VC12 равен 140 байтам, при длительности сверхцикла 500 мкс. Дополнительные байты трактового заголовка POH используют четыре байта V5, J2, Z6 т K4.
Существуют три способа ввода нагрузки в VC12:
-
- Размещение асинхронного сигнала 2.048 Мбит/с;
- Размещение бит – синхронного сигнала 2.048 Мбит/с;
- Размещение байт – синхронного сигнала 2.048 Мбит/с.
В первом случае контейнер VC12 образован из 1023 битов (127 байт + 7 бит). Два бита для возможного выравнивания (justification opportunity), один для положительного выравнивания (S2), другой – для отрицательного (S1), шесть битов для управления выравниванием (С1 и C2), один байт POH, восемь дополнительных каналов (биты О), использование которых не определено, и 72 резервных бит (8 байтов – 5R, J2, Z6, K4 и 8 битов R).
Выравнивание, которое здесь используется, предназначено для синхронизации сигнала PDH в соответствии с тактовой частотой сети SDH. Его цель заключается в компенсации разности частот в пределах сети SDH.
В случае размещения бит – синхронного сигнала 2.048 Мбит/с, выравнивание не требуется, поскольку сигнал синхронизирован от оборудования SDH. Один бит возможного выравнивания (S2) всегда несет информацию, а другой (S1) становится стаффинг – битом. Управляющие биты имеют фиксированные значения "0" и "1".
Из более поздних рекомендаций бит – синхронное размещение исключено, так как это частный случай размещения асинхронного сигнала 2.048 Мбит/с, и тот же мультиплексор может выполнить это размещение без использования какого – либо другого процесса.
Размещение байт – синхронного сигнала 2.048 Мбит/с в VC12 применяется, когда в сигнале SDH необходима возможность распознавания индивидуальных каналов 64 Кбит/с потока 2.048 Мбит/с.
Рисунок 3.4. Размещение сигнала 2М в VC12
P: цикловой синхросигнал;
M: сверхцикловой синхросигнал;
V5: байт трактового заголовка (POH);
J2: байт контроля исправности VC12;
Z6: байт повышения качества связи;
K4: резервный байт.
3.1.2. Транспортный блок TU12
Транспортный блок TU12 - эта матрица, состоящая из 144 байтов, распределенных в 4 цикла длительностью 125 мкс каждый. В начале каждого цикла расположены байты, обозначенные буквами VI, V2, V3 и V4 и представляющие собой заголовок блока TUQH (Tributary Unit Overhead)
Структура виртуального контейнера VC12 включается в матрицу TU12 на позициях, находящихся между двумя байтами V2.
Рисунок 3.5. Структура транспортного блока TU12
Рисунок 3.6. Размещение транспортного блока TU12
Рисунок 3.6 показывает, что байт VI всегда занимает первую позицию в последнем цикле структуры TU12 (после байта 104).
Байты, обозначенные аббревиатурами VI и V2, несут два различных вида информации:
- тип TU на момент проверки (TU12 или TU2);
- начало структуры VC12 внутри TU12.
Рассмотрим назначение различных компонентов байтов VI и V2.
Идентификатор типа TU состоит из двух битов, которые образуют различные логические комбинации и определяют тип транспортного блока, участвующего в синхронном мультиплексировании в SDH ("10" если TU12, "00" если TU2).
Указатель состоит из 10 бит. Число, записанное в этих 10-ти двоичных разрядах, переведенное в десятичную систему исчисления, указывает начало расположения виртуального контейнера VC12 внутри транспортного блока TU12.
Полезная нагрузка располагается между 0 и 139 байтами (включены крайние пределы) и соответствует количеству байтов, находящихся в одном сверхцикле структуры TU12 за исключением байтов VI, V2, V3 и V4.
Изменения начала контейнера VC12, вводимого в структуру TU12, сигнализируются с помощью флага новых данных (New Data Flag, NDF).
Флаг новых данных состоит из 4 бит, которые обычно располагаются следующим образом: "0110".
Чтобы обратить внимание на новое содержание указателя, биты флага новых данных инвертируются в трех следующих друг за другом циклах: "1001".
3.1.3. Группа транспортных блоков TUG2
Группа транспортных блоков TUG2 - это структура, формируемая побайтовым объединением трех различных блоков TU12.
Чтобы лучше понять принцип объединения, рассмотрим только по одному циклу (125 мкс) каждого блока TU12, состоящему из 9 строк и 4 столбцов.
Компоненты структуры TUG2 формируются путем мультиплексирования трех отдельных блоков TU12; компоновка TUG2 продолжается в этом случае 125 мкс.
С помощью мультиплексирования, приведенного выше, формируется структура TUG-2, состоящая из 432 байт, распределенных в интервале 500 мкс.
Рисунок 3.8. Побайтное мультиплексирование структуры TUG2
3.1.4. Группа транспортных блоков TUG3
Группа транспортных блоков TUG3 - это структура, получаемая путем побайтного объединения семи блоков TUG2.
Для лучшего уяснения принципа объединения на рисунке 3.9, приведенном ниже, последовательно рассматриваются только по одному циклу каждой TUG2 (125 мкс), состоящему из 9 строк и 12 столбцов.
Компоненты TUG3 получаются мультиплексированием семи отдельных TUG2. В нашем случае образуются 9 строк и 86 столбцов.
Первые две колонки (18 байт) состоят из:
- 15 байтов фиксированной нагрузки;
- 3 байта, обозначенных буквами X, Y, Z
Таблица 1
| Байт | Логическое состояние битов | Функция |
| X | 1 001nn11 | NPI |
| Y | 11100000 | |
| Z | не обозначено |
n - неопределенный бит;
NPI - (Null Pointer Indication) индикатор нулевого указателя, который определен, если TUG3 содержит структуры TUG2 или TU3.
3.1.5. Виртуальный контейнер VC4
Виртуальный контейнер VC4 - это структура, формируемая побайтным объединением трех различных TUG3 с последовательной вставкой 9 байтов трактового заголовка (Path Overhead, РОH).
Структура виртуального контейнера VC4 образована из байтов, относящихся к блокам TUG3, к которым добавлены 18 байт балласта и 9 байт, относящихся к трактовому заголовку (Path Overhead, POH).
Также и в этом случае для лучшего понимания принципа объединения на рисунке 3.10 показаны только по одному циклу каждого TUG3 (125 мкс), состоящему из 9 строк и 86 столбцов.
Компоненты VC'4 получаются мультиплексированием грех отдельных блоков ТКСЗ; в результате компоновки контейнера, длящейся 125 мкс, образуется структура из 9 строк и 261 столбца.
J1 – индикатор тракта, используемый для циклической передачи сверхцикла из 16 байтов, из которых первый содержит код контроля CRC7, а оставшиеся 15 используются для кодирования идентификатора тракта;
ВЗ – байт, используемый для оценки вероятности ошибки (вычисляется из предшествующего цикла передачи VC);
G2 – байт, называемый сигнальной меткой и используемый как индикатор заполнения VC4:"00000000" - VC4 не заполнен; "11111111" - VC4 заполнен;
G1 – байт контроля состояния тракта, используемый для передачи;
F2 – байт пользователя;
Н4 – байт указатель сверхцикла, используемый только для VC4, оставленных из блоков TU;
Z3 – байт пользователя;
Z4 – байт, которому можно найти применение;
Z5 – байт, используемый для целей эксплуатации.
3.1.6. Административный блок АU4
Административный блок AU4 - эту структуру, в которую помещается, сформированный предварительно, виртуальный контейнер VC4. Данная структура состоит из:
- матрицы полезной нагрузки, состоящей из 261 столбца и 9 строк, то есть из 2349 байтов, в которые входят и байты VC4;
- служебная емкость, называемая заголовком административного блока (Administrative Unit Overhead, AUOH) и состоящая из 9 байт, последовательно присоединяемых к четвертой строке матрицы полезной нагрузки.
Структура административного блока AU4 показана на рисунке 3.11.
HI, Н2 - фиксация значения указателя;
НЗ - отрицательное выравнивание скоростей;
Y - загрузка числа 1001nn11;
U - загрузка числа 11111111.
Функции указателя определяются байтами HI и Н2; на рисунке 3.12 показано использование битов, образующих HI и Н2.
Указатель состоит из 10 бит; десятеричное значение записанного в указателе числа указывает на начало виртуального контейнера VC4 внутри административного блока AU4. Эти 10 бит могут выражать числа от 0 до 1023.
Поскольку вся матрица полезной нагрузки блока AU4 состоит из 2349 байтов, то указатель не в состоянии отразить все номера байтов, составляющих матрицу.
Поэтому всю матрицу полезной нагрузки делят на группы по 3 байта, то есть на триады. Номер любой триады может быть легко отображен указателем.
Заметим, что деление полезной нагрузки на группы по 3 байта удобно не только по вышеупомянутой причине, но также и для того, чтобы достичь совместимости между американской цифровой иерархией (SONET) и европейской (SDH).
Действительно, десяти бит указателя достаточно, чтобы идентифицировать все 783 позиции цикла STS-1 (базовый уровень иерархии SONET, соответствующий скорости передачи 51,84 Мбит/с).
Значения, допустимые для указателя, заключены в пределах от 0 до 782; они соответствуют числу триад байтов в структуре полезной нагрузки. Триаду байтов, следующую сразу же за байтом НЗ, идентифицируют байтом под номером 0.
Так как под номером 0 расположена и начале четвертой строки матрицы полезной нагрузки, то 783 триады располагаются в 2-х циклах.
О возможных отклонениях начала контейнера VC4 внутри структуры AU4 сигнализирует флаг новых данных (New Data Flag, NDF).
Флаг новых данных состоит из 4 бит, которые обычно образуют следующие логические состояния: "0110".
Если необходимо просигнализировать о новом значении указателя, то биты флага новых данных в цикле инвертируются, то есть меняются следующим образом: "1001".
3.1.7. Синхронный транспортный модуль
Синхронный транспортный модуль STM-1 состоит из полезной нагрузки и служебных байтов, называемых секционными заголовками (Section Overhead, SOH).
Секционный заголовок содержит следующую информацию:
- линейный синхросигнал;
- информацию для оценки вероятности ошибки;
- каналы передачи данных для автоматического обмена;
- идентификатор секции;
- каналы передачи данных для управляющей информации.
Структура STM-1 состоит из 9 строк и 270 столбцов и имеет протяженность 125мкс.
Рисунок 3.16. Размещение VC12 (2.048 Мбит/с) в STM 1
Как видно из рисунка 3.16, в процессе формирования синхронного транспортного модуля к нагрузке сначала добавляются выравнивающие биты, а также фиксированные, управляющие и упаковывающие биты. К сформированному контейнеру С-12 добавляется заголовок маршрута VC-12 РОН (Path Overhead), в результате формируется виртуальный контейнер.
Добавление к виртуальному контейнеру 1 байта указателя (PTR) превращает контейнер VC12 в транспортный блок TU12. Затем происходит процедура мультиплексирования транспортных блоков в группы транспортных блоков (TUG) второго и третьего уровней вплоть до формирования виртуального контейнера верхнего уровня VC-4. В результате присоединения заголовка маршрута VC-4 РОН образуется административный блок (AU), к которому подсоединяется секционный заголовок SОН (Section Overhead). Учитывая разделение маршрута на два типа секций, SОН состоит из заголовка регенераторной секции (RSOH) и заголовка мультиплексорной секции (MSOH).
Контрольные вопросы
- Схема алгоритма ввода ЦП 2,048 Мбит/с в SDH?
- Какие существуют способы размещения ЦП 2,048 Мбит/с в SDH?
- Чем отличаются структуры C12 и VC12?
- Каким образом формируется транспортный блок TU12?
- Как называется процесс формирования TUG2 и TUG3?
- Для чего служит виртуальный контейнер VC4 и какова его структура?
- Что такое синхронный транспортный модуль?
3.2. Ввод в сеть SDH цифровых потоков 34.368 Мбит/с
3.2.1. Размещение сигнала 34.368 Мбит/с в VC3
Контейнер СЗ организует последовательную передачу информационных битов, появляющихся на выходе аппаратуры асинхронной иерархии со скоростью 34,368 Мбит/с. Структура контейнера представляется матрицей полезной нагрузки, состоящей из 9 строк и 84 столбцов и имеющей протяженность 125 мкс.
Структура матрицы полезной нагрузки представлена тремя подциклами с тремя строками в подцикле. Каждый подцикл содержит:
- 1431 информационный бит (i);
- 5 групп по 2 бита для сообщения о выравнивании скоростей (C1, C2);
- 2 бита для выравнивания скоростей: (S1, S2);
- 573 бита балластной загрузки (R).
Наличие битов сообщения о выравнивании скоростей (С) и битов для выравнивания скоростей (S) необходимо для компенсации разницы скоростей цифрового потока 34,368 Мбит/с, выходящего из асинхронной аппаратуры, и скорости передачи содержимого контейнера С3.
Виртуальный контейнер VC3 — это структура, получаемая посредством присоединения к контейнеру СЗ трактового заголовка POH.
Расположение битов внутри подкадра приведено на рисунке 3.20.
Рисунок 3.20. Структура нагрузки подцикла Т3
3.2.2. Транспортный блок TU3
Транспортный блок TU3 - это матрица из 9 строк и 86 столбцов.
Структура виртуального контейнера VC3, проанализированная ранее, включена в матрицу TU3 на позиции, находящиеся между двумя байтами НЗ.
Чтобы определить начало контейнера VC3 внутри матрицы TU3, используются байты, обозначенные аббревиатурами HI и Н2, которые несут в себе величину указателя транспортного блока (TUOH).
Допустимые для указателя значения содержатся между 0 и 764 (включены крайние пределы), что соответствует количеству байтов матрицы VC3.
С этим числом байтов (765) связана нумерация их от 0 до 764, где номером 0 обозначен байт, следующий сразу же за байтом НЗ.
Рисунок 3.23. Структура блока TU3
Приведенный пример свидетельствует о том, что необходимо отмечать начало контейнера VC3 внутри цифрового потока, образованного транспортным блоком TU3.
Возникающие изменения начала контейнера VC3, вводимого в структуру TU3, сигнализируются с помощью флага новых данных (New Data Flag, NDF).
3.2.3. Виртуальный контейнер VC4
Виртуальный контейнер VC4 - это структура, формируемая побайтовым объединением трех отдельных TUG3 и добавлением 18 байт балластной загрузи и 9 байт, относящихся к трактовому заголовку.
Таким образом, структура VC4 - это матрица из 261 столбца и 9 строк, время формирования которой составляет 125 мкс.
Рисунок 3.25. Размещение VC3 (34 Мбит/с) в STM 1
Контрольные вопросы
- Схема алгоритма ввода ЦП 34 Мбит/с в SDH?
- Чем отличаются структуры C3 и VC3?
- Каким образом формируется транспортный блок TU3?
- С выхода какой системы передачи PDH можно ввести ЦП в контейнер C3 системы SDH?
3.3. Ввод в сеть SDH цифровых потоков 139,264 Мбит/с
3.3.1. Размещение сигнала 139,264 Мбит/с в VC4
Контейнер С4 организует последовательную передачу информационных битов, появляющихся на выходе аппаратуры асинхронной иерархии со скоростью 139,264 Мбит/с. Структура контейнера представляется матрицей полезной нагрузки, состоящей из 9 строк и 260 столбцов.
Виртуальный контейнер VC4 - это структура, формируемая посредством присоединения к контейнеру С4 трактового заголовка POH.
W: I I I I I I I I
X: CRRRRROO
Y: RRRRRRRR
Z: I I I I I I S R
I - информационный бит;
S - бит возможного выравнивания;
О - бит "заголовка";
R - фиксированный стаффинг – бит (балластная нагрузка).
Биты сообщения о выравнивании скоростей (С), а также о типе выравнивания (S) необходимы для того, чтобы компенсировать различия в скоростях сигнала из потока в 139,264 Мбит/с и сигнала, входящего в состав контейнера VC4.
При вводе потока 140 Мбит/с применяется одностороннее отрицательное выравнивание, при этом при C=1 происходит выравнивание и бит исключенный из передачи передается на месте бита S. А при С=0 выравнивание не происходит.
Контрольные вопросы
- Схема алгоритма ввода ЦП 140 Мбит/с в SDH?
- Чем отличаются структуры C4 и VC4?
- Какая система передачи PDH соответствует по скорости контейнеру C4?
- Каким образом формируется адрес начала полезной нагрузки в синхронном транспортном модуле?
3.4. Размещение ячейки ATM в контейнер VC4
Цифровые структуры синхронной иерархии SDH могут использоваться для передачи информативных пакетов ATM (асинхронный режим передачи – Asynchronous Transfer Mode). На рисунке 3.31 приведена структура ячейки ATM, которая имеет размер 53 байта, включающих 5 байтов заголовка и 48 информационных байтов.
Ячейка ATM размещается в VC4, с выравниванием байтов ячейки и байтов VC4. Поскольку емкость информационной посылки (2340 байтов) не является целым кратным размера ячейки (53 байта), относительное расположение границ ячейки в цикле VC4 изменяется от цикла к циклу. Байт H4 показывает смещение его самого относительно первой границы ячейки и называется многоцикловым индикатором.
Структура ячейки АТМ состоит из шести бит, что позволяет с легкостью закодировать адрес начальной ячейки в структуре VC4.